• 设计并执行IP级别的验证计划，负责验证环境的开发、验证测试集的编写和执行，以及覆盖率收集。
• 参与子系统级别的基础架构开发，确保IP的集成和验证的有效性。
• 负责分解IP测试点和测试用例的开发，并解决验证过程中出现的问题。
• 推广并落实先进的验证方法学，包括验证流程的持续改进和优化。
• 本科及以上学历，主修电子工程、通讯、计算机或相关专业。
• 熟悉ASIC芯片设计和验证流程。
• 熟悉SystemVerilog、Verilog、C/C++、SystemC等编程语言。
• 熟练使用Linux系统环境，熟悉Python、Shell、Makefile、Perl、Ruby、Tcl等脚本语言。
• 熟悉自底向上的Testbench集成，具备独立开发block、subsystem或IP DV环境的经验者优先。
• 熟悉并掌握验证方法学，例如Universal Verification Methodology (UVM)，并能够将其应用到实际的验证工作中。
• 具备EDA验证工具使用经验，例如Synopsys VCS/VCF或FPV/Hector、Cadence Xcelium、vManager、Formality，以及Mentor Graphics Questa等。
• 富有激情，创新意识和自我驱动能力，良好的团队合作能力。
• 具备良好的沟通表达能力、主人翁意识和责任心，乐观向上，并乐于分享。 加分项：有CPU IP 相关模块验证经验优先。
截止日期：2024年06月30日
招聘人数：3人
Apply Now